电子与封装2022，Vol.22Issue(10) ：48-55.DOI:10.16257/j.cnki.1681-1070.2022.1014

采用反馈时钟检测的锁相环校准电路设计

Design of Calibration Circuit Using Feedback Clock Detection for Phase Locked Loop

张礼怿 张沁枫 俞阳 卓琳
电子与封装2022，Vol.22Issue(10) ：48-55.DOI:10.16257/j.cnki.1681-1070.2022.1014
✕
  • 维普
  • 万方数据

采用反馈时钟检测的锁相环校准电路设计

Design of Calibration Circuit Using Feedback Clock Detection for Phase Locked Loop

张礼怿 1张沁枫 1俞阳 1卓琳1
扫码查看

作者信息

  • 1. 中国电子科技集团公司第五十八研究所,江苏无锡 214035
  • 折叠

摘要

采用反馈时钟进行频率检测,设计了一种应用于高频、低抖动频率综合器中的锁相环校准电路.相较于采用参考时钟计数的传统频率校准方法,该方法提高了频率校准精度.配合幅度校准电路交替进行压控振荡器幅度校准和频率校准,可以选取最优幅度和频率控制字,有效提高系统输出时钟抖动性能.高精度频率检测电路和幅度检测电路的电源电压为3.3 V,压控振荡器调谐频率范围为2.7～3.1 GHz,压控增益范围为10～15 MHz/V,初始频率和幅度控制字及最大输出幅度限制可配置.

关键词

锁相环/幅度校准/频率校准/压控振荡器

引用本文复制引用

出版年

2022
电子与封装
中国电子科技集团公司第五十八研究所

电子与封装

影响因子：0.206
ISSN：1681-1070
被引量1
参考文献量13
段落导航相关论文