电子与封装2022，Vol.22Issue(12) ：31-39.DOI:10.16257/j.cnki.1681-1070.2022.1205

万兆网卡设计中PCIE4.0接口信号完整性仿真分析

Simulation Analysis of PCIE 4.0 Interface Signal Integrity in 10 Gigabit Network Card Design

李开杰 林凡淼 郁文君 张恒
电子与封装2022，Vol.22Issue(12) ：31-39.DOI:10.16257/j.cnki.1681-1070.2022.1205
✕
  • 国家科技期刊平台
  • NETL
  • NSTL
  • 万方数据

万兆网卡设计中PCIE4.0接口信号完整性仿真分析

Simulation Analysis of PCIE 4.0 Interface Signal Integrity in 10 Gigabit Network Card Design

李开杰 1林凡淼 1郁文君 1张恒1
扫码查看

作者信息

  • 1. 中科芯集成电路有限公司,江苏无锡 214072
  • 折叠

摘要

由于目前已有的PCIE接口信号完整性仿真精度和可靠性较低,建立了一种新的PCIE4.0信号通道链路模型和仿真分析方法.通过仿真软件POWERSI对万兆网卡PCB建立x4 PCIE 4.0信号通道链路模型;利用已建立的模型在ADS软件中进行时域、频域和回环仿真;对仿真得到的回波损耗、插入损耗和眼图进行分析,判断PCIE 4.0信号走线是否满足设计要求.通过该方法得到的8对PCIE 4.0差分信号的回波损耗均小于-6dB,插入损耗均大于-28dB,眼图的眼宽和眼高均大于0.3 UI和15 mV,满足PCIE4.0协议规范的要求,与已有的仿真结果相比,该方法的可靠性更高.

关键词

PCIE4.0/信号完整性/回波损耗/插入损耗/眼图

引用本文复制引用

出版年

2022
电子与封装
中国电子科技集团公司第五十八研究所

电子与封装

影响因子：0.206
ISSN：1681-1070
参考文献量11
段落导航相关论文