摘要
基于标准0.18 μm CMOS工艺,设计了 一款采样率为500 kSa/s的13位逐次逼近型模数转换器(SARADC)芯片.该转换器内集成了多路复用器、比较器、SAR逻辑电路和数模转换器(DAC)电容阵列等模块,实现了数字位的串行输出.使用7+6分段式电容阵列及下极板采样和电荷重分配原理,有效降低了 ADC整体电容值及功耗.使用两级预放大的比较器和电荷存储技术降低了失调误差,比较器精度为0.3mV.在2.5 V电源电压和500 kSa/s的采样率下,后仿真结果表明,ADC的无杂散动态范围为97.14dB,信噪比为78.78dB,有效位数为12.78 bit.
国家科技期刊平台
NSTL
万方数据