首页|14位低功耗逐次逼近型模数转换器设计

14位低功耗逐次逼近型模数转换器设计

扫码查看
原文链接
  • 万方数据
  • 维普
为了克服传统逐次逼近型模数转换器(SAR ADC)精度低和能量效率低的问题,通过采用新型开关切换策略来提高SAR ADC的能量效率,采用冗余电容阵列和数字纠错技术来提高SAR ADC的精度.电路采用SMIC110nmCMOS工艺实现,并结合Cadence模拟开发套件进行后仿验证.结果表明,在工作电压为1.2 V,采样速率为1 MS/s时,输入0.301 MHz的正弦波,SAR ADC的有效位数(ENOB)达到了 13.25 bits,信号噪声失真比(SNDR)为81.55 dB,功耗为181p.W;所设计的SAR ADC电路的精度和功耗得到了有效改善.
Design of a 14 bit low power successive approximation analog to digital converter

王一飞、宋树祥、蔡超波、岑明灿、刘振宇

展开 >

广西师范大学电子工程学院,广西桂林541004

逐次逼近 冗余电容阵列 数字纠错 低功耗 新型开关策略

国家自然科学基金广西壮族自治区高等学校中青年教师科研基础能力提升项目广西研究生教育创新计划

620610052020KY02028YCSW2021070

2022

10.13624/j.cnki.issn.1001-7445.2022.0144

广西大学学报(自然科学版)
广西大学

广西大学学报(自然科学版)

CSTPCD北大核心
影响因子：0.767
ISSN：1001-7445
年,卷(期)：2022.47(1)
  • 2
  • 11