首页|Verilog HDL代码生成与验证工具设计与实现

Verilog HDL代码生成与验证工具设计与实现

Design and implementation of Verilog HDL code generation and verification tool

扫码查看
原文链接
  • NETL
  • NSTL
  • 维普
  • 万方数据
为规范代码设计模式,提高代码编写效率,减少编码错误,设计并实现了基于设计模式的可视化Verilog HDL代码生成与验证工具.对比现有代码生成方式,参考ZIPC表格设计思想,实现自定义模块模式、模板模式和在线编辑模式三种代码生成模式.最后,通过对代码生成工具的功能测试和性能测试分析,在2000个用户并行访问情况下,系统达到最高吞吐量,系统性能达到峰值.结果表明,该代码生成与验证工具可有效提高编码效率和质量,为该类设计提供了新的思路.

王洁、高宏发、杨晓桐

展开 >

大连理工大学 软件学院,辽宁 大连 116620

Verilog HDL代码 代码生成工具 生成模式 在线编辑

国家自然科学基金中央高校基本科研业务费大连理工大学研究生教改基金

61472100DUT2019ZD104JG_2019065

2021

10.3969/j.issn.1672-4305.2021.02.031

实验室科学
南开大学　中国高等教育学会

实验室科学

影响因子：0.805
ISSN：1672-4305
年,卷(期)：2021.24(2)
  • 4