首页期刊导航|计算机辅助设计与图形学学报
期刊信息/Journal information
计算机辅助设计与图形学学报
计算机辅助设计与图形学学报

吴恩华

月刊

1003-9775

jcad@ict.ac.cn

010-62562491；62600342

100190

北京2704信箱

计算机辅助设计与图形学学报/Journal Journal of Computer-Aided Design & Computer GraphicsCSCD北大核心CSTPCDEI
查看更多>>本刊创刊于1989年，是我国CAD和计算机图形学领域第一个公开出版的学术刊物，原为季刊，1996年起改为双月刊，从2000年起改为月刊。 该刊以快速传播CAD与计算机图形学领域的知识与经验为目的，刊登有创新的学术论文，报导最新科研成果和学术动态，及时反映该领域发展水平与发展方向。 该刊面向全国，聘请了我国CAD和计算机图形学学术界的知名学者、专家参加刊物的编委会，具有权威性和代表性。 读者对象为从事CAD和计算机图形及其他有关学科的科研、工程技术人员及高等院校师生。 被《中文核心期刊要目总览》第三版定为我国计算技术、计算机类核心期刊；被中国科学技术信息研究所接受为中国科技论文统计与分析用刊；被中国科学引文数据库、《中国学术期刊文摘》、《电子科技文摘》收录。从1996年起，每期由清华大学国家光盘工程中心全文收录到《中国学术期刊(光盘版)》中。从1996年开始被美国的工程索引(EI)收录。从1999年起被英国SA，INSPEC(Computer & Control Abstracts)及俄罗斯文摘杂志收录。
正式出版
收录年代

    基于XMG的乘法器电路等价性验证算法

    朱柏成储著飞潘鸿洋王伦耀...
    443-451页
    查看更多>>摘要：组合电路等价性验证是数字集成电路设计自动化(EDA)中的重要部分，随着算术电路在现代计算机系统中的占比逐渐增大，传统的等价性验证算法在验证多比特算术电路，尤其是乘法器电路时面临挑战。对此，提出一种基于XOR-Majority Graph(XMG)逻辑表示的组合电路等价性验证算法。首先将2个待验证电路构建成的联接(Miter)电路进行XMG逻辑重写;然后在等价性一致的前提下对XMG的节点个数和逻辑深度进行逻辑重写优化;最后调用布尔可满足性(SAT)求解器和仿真器进行验证，得到最终等价性验证结果。实验结果表明，与ABC，Lingeling等工具相比，所提算法在验证时间上实现了平均489倍、最高1472倍的加速。

    逻辑综合等价性验证乘法器电路异或-多数逻辑图

      原文链接:
    • 万方数据
    • 维普

    面向高速PAM4有线收发机的自适应和低复杂度最大似然序列检测器

    许超龙赖明澈吕方旭王强...
    452-463页
    查看更多>>摘要：高速串行收发机是中央处理器、网卡和交换机等高性能芯片的关键部件。判决反馈均衡器(decision feedback equalization，DFE)是高速串行收发机的主要判决电路。针对传统DFE在高码间干扰(intersymbol interference，ISI)信道下的高误码率制约串行收发机速率提升的问题，提出一种面向4电平调制(4 pulse amplitude modulation，PAM4)串行收发机的自适应、低复杂度的减状态序列检测器(adaptive reduced-state sequence detector，ARSSD)。ARSSD基于最大似然序列检测结构降低检测误码率;结合Viterbi算法和分区算法降低运算复杂度;采用基于迫零算法的ISI参数获取方式实现检测器参数的自适应更新。所提结构最终完成了行为仿真、电路设计以及系统验证。基于模拟前端芯片和现场可编程门阵列电路的实验结果表明，与传统DFE相比，当12～64Gbps PAM4信号经过-8～-18dB@16GHz衰减信道时，32×4路并行ARSSD检测误码率降低2个数量级，与行为仿真结果一致。

    4电平调制串化器/解串器最大似然序列检测Viterbi算法迫零算法现场可编程门阵列

      原文链接:
    • 万方数据
    • 维普

    基于CNFET电路段内关键门的全局布局算法

    田康林赵康
    464-472页
    查看更多>>摘要：针对传统硅基电路布局算法在碳纳米管(CNT)密度变化的碳纳米管场效应晶体管(CNFET)电路上表现出时序良率不高的问题，提出一种基于段内关键门的全局布局算法。首先自底向上逐级分析电路各个层级，依次建立门延迟、门树延迟模型，在此基础上结合CNFET电路相关矩阵建立包含延迟均值和方差的段统计延迟模型;然后通过理论分析确定时序良率与段的统计延迟之间的相关关系;最后利用CNFET电路不对称空间相关性，使用网格搜索策略不断迭代调整段内关键门位置，以降低段延迟。在OpenCores中4个测试电路上的实验结果表明，所提算法平均提高了 20％的电路时序良率，在执行时间上比CNT密度变化感知的基准方法降低25％，揭示了其在高时序良率要求的大规模电路中应用的潜力。

    碳纳米管碳纳米管场效应晶体管不对称空间相关性全局布局算法

      原文链接:
    • 万方数据
    • 维普

    基于再聚类和离散优化的k路划分算法

    潘萍梅刘欣恬李兴权朱文兴...
    473-484页
    查看更多>>摘要：为了寻得集成电路更优的k路划分，提出将再聚类和离散优化应用于k路划分算法。首先利用再聚类缩小超图规模，即根据给定划分计算顶点间的评级函数值，依据取值大小进行顶点聚类;然后将超图转换为星型图，并将k路划分问题转换为无约束的离散优化问题;进而设计一个算法迭代移动增益值最大的顶点，在算法求解过程中放宽平衡约束，允许暂时处于不可行域的解，扩大问题的求解空间。在同一平台上使用ISPD98电路测试基准对所提算法、hMETIS-Kway和KaHyPar-K进行测试，并比较最小割值和运行时间。实验结果表明该算法优于hMETIS-Kway，特别是在k=2时，最小割值减少了 0。173，速度提升了 0。706。此外，该算法对KaHyPar-K也有相应的改进效果。

    k路划分最小割超图聚类离散优化

      原文链接:
    • 万方数据
    • 维普