首页期刊导航|电子与信息学报
期刊信息/Journal information
电子与信息学报
电子与信息学报

吴一戎

月刊

1009-5896

jeit@mail.ie.ac.cn

010-58887066

100190

北京市北四环西路19号

电子与信息学报/Journal Journal of Electronics & Information TechnologyCSCD北大核心CSTPCDEI
查看更多>>本刊是电子科学高级综合性学术刊物。主要刊登有关电子与信息科学方面的具有创新性的、高水平的文章。
正式出版
收录年代

    SMCA:基于芯粒集成的存算一体加速器扩展框架

    李雯王颖何银涛邹凯伟...
    4081-4091页
    查看更多>>摘要：基于可变电阻式随机存取存储器(ReRAM)的存算一体芯片已经成为加速深度学习应用的一种高效解决方案.随着智能化应用的不断发展,规模越来越大的深度学习模型对处理平台的计算和存储资源提出了更高的要求.然而,由于ReRAM器件的非理想性,基于ReRAM的大规模计算芯片面临着低良率与低可靠性的严峻挑战.多芯粒集成的芯片架构通过将多个小芯粒封装到单个芯片中,提高了芯片良率、降低了芯片制造成本,已经成为芯片设计的主要发展趋势.然而,相比于单片式芯片数据的片上传输,芯粒间的昂贵通信成为多芯粒集成芯片的性能瓶颈,限制了集成芯片的算力扩展.因此,该文提出一种基于芯粒集成的存算一体加速器扩展框架——SMCA.该框架通过对深度学习计算任务的自适应划分和基于可满足性模理论(SMT)的自动化任务部署,在芯粒集成的深度学习加速器上生成高能效、低传输开销的工作负载调度方案,实现系统性能与能效的有效提升.实验结果表明,与现有策略相比,SMCA为深度学习任务在集成芯片上自动生成的调度优化方案可以降低35%的芯粒间通信能耗.

    芯粒深度学习处理器存算一体任务调度

      原文链接:
    • 万方数据
    • 维普

    一种基于自适应容错链路的片上网络设计与研究

    徐冬雨欧阳一鸣黄正峰李建华...
    4092-4100页
    查看更多>>摘要：随着芯片制程不断深入到亚微纳米级别,技术节点的持续缩小加速了片上网络中链路故障的发生.故障链路的增多降低了可用的路由路径数量,并可能导致严重的流量拥塞甚至系统崩溃.为了保证在遭遇故障链路时数据包的正常传输,该文提出一种基于自适应容错链路的片上网络设计(AFL_NoC),它能够将遭遇故障链路的数据包转发到另一条可逆链路上.该方案包括了可逆链路的具体实现以及相应的分布式控制协议.这种动态容错链路设计充分利用了网络中空闲的可用链路资源,确保了在遭遇链路故障的情况下网络通信不会中断.与先进的容错偏转路由算法QFCAR-W相比,AFL_NoC平均延迟降低10%,面积开销减少了14.2%,功耗开销减少了9.3%.

    片上系统片上网络容错路由器架构路由算法

      原文链接:
    • 万方数据
    • 维普

    物理不可克隆函数-多位并行异或运算一体化设计技术

    李刚周俊杰汪鹏君张茂林...
    4101-4111页
    查看更多>>摘要：物理不可克隆函数(PUF)和异或(XOR)运算在信息安全领域均发挥着重要作用.为突破PUF与逻辑运算之间的功能壁垒,通过对PUF工作机理和差分串联电压开关逻辑(DCVSL)的研究,该文提出一种基于DCVSL异或门级联单元随机工艺偏差的PUF和多位并行异或运算电路一体化设计方案.通过在DCVSL异或门差分输出端增加预充电管并在对地端设置管控门,可实现PUF特征信息提取、异或/同或(XOR/XNOR)运算和功率控制3种工作模式自由切换.此外,针对PUF响应稳定性问题,提出极端工作点和黄金工作点共同参与标记的不稳定位混合筛选技术.基于TSMC 65 nm工艺,对输入位宽为10位的电路进行全定制版图设计,面积为38.76 μm2.实验结果表明,PUF模式下,可产生1 024位输出响应,混合筛选后可获得超过512位稳定的密钥,且具有良好的随机性和唯一性;运算模式下,可同时实现10位并行异或和同或运算,功耗和延时分别为2.67 μW和593.52 ps.功控模式下,待机功耗仅70.5 nW.所提方法为突破PUF"功能墙"提供了一种新的设计思路.

    物理不可克隆函数逻辑运算一体化设计稳定性筛选硬件安全

      原文链接:
    • 万方数据
    • 维普

    输入串联输出串联型模块化高压电源功率变换拓扑改进设计

    赵斌戴剑骁顾洋
    4112-4122页
    查看更多>>摘要：模块化高压电源具有高效率、高可靠性、可重构性等特点在大功率高压器件中得到广泛应用.其中基于串并联谐振变换器的输入串联输出串联型功率变换拓扑适用于高频高压工作环境,具有减少功率损耗,绕组介质损耗,利用多级变压器寄生参数等优势,有广泛的应用前景.目前关于该拓扑的研究主要集中于理论分析和效率优化,在实际高压环境应用中多级变压器绕组间存在的高压隔离问题还未得到有效解决,该文提出多级变压器共用原边绕组的设计,简化传统变压器单级绕制方式所存在的高压隔离问题.然而该绕制方案会造成多级变压器不均压和电压发散现象,因此该文同时基于利用变压器和倍压整流电路中二极管的寄生参数,提出改进的拓扑设计,有效解决了分压不均问题,进行了仿真验证与试验验证.仿真结果与实验结果均证明了所提共用原边绕组的高压隔离结构和改进拓扑的有效性.

    模块化高压电源高压隔离串并联谐振变换器

      原文链接:
    • 万方数据
    • 维普

    复值Hopfield神经网络的信号盲检测一步计算电路

    洪庆辉孙辰肖平旦韦正苗...
    4123-4131页
    查看更多>>摘要：信号盲检测在大规模通信网络中具有重要的意义并得到了广泛的应用,如何快速得到信号盲检测结果是新一代实时通信网络的迫切需求.为此,该文从模拟电路的角度设计了一种能加速信号盲检测的复值Hopfield神经网络(CHNN)电路,该电路可一步完成大规模并行计算,提高信号盲检测速度,同时该电路可以通过调整忆阻器的电导和输入电压来实现可编程功能.Pspice仿真结果表明,该电路的计算精度可达99%以上,运行时间比Matlab软件仿真快3个数量级,此外,该电路具有良好的鲁棒性,即使在20%的噪声干扰下,仍能保持99%以上的计算精度.

    电路设计忆阻器复值Hopfield神经网络信号盲检测

      原文链接:
    • 万方数据
    • 维普

    路径规划算法的高层综合设计研究

    赖李洋郑锫骏梁海成李华伟...
    4132-4140页
    查看更多>>摘要：随着机器人自动导航技术的快速发展,基于软件实现的路径规划算法在实时性上已无法满足许多应用场景的需求,这就要求对算法进行快速高效的硬件定制,从而获得低延时的性能加速.该文以机器人路径规划中的经典A*算法为对象,通过构建面向硬件设计的C/C++数据结构和函数流程优化,采用高层综合(HLS)实现快速的硬件架构探索和选取较优的设计方案,并完成硬件FPGA综合.实验数据表明,相较于传统寄存器传输级(RTL)开发模式,基于HLS开发模式的路径规划算法在FPGA实现上在开发效率、硬件性能和资源占用率上都有显著提升,验证了高层综合在硬件定制中的可行性和成本优势.

    机器人自动导航路径规划算法高层综合算法硬件加速

      原文链接:
    • 万方数据
    • 维普

    完全可编程阀门阵列生物芯片下容错导向的高阶综合算法

    朱予涵刘博文黄兴刘耿耿...
    4141-4150页
    查看更多>>摘要：作为新一代流式微流控生物芯片,完全可编程阀门阵列(FPVA)生物芯片具有更高的灵活性和可编程性,已经成为一种流行的生物化学实验平台.然而,由于环境或人为因素,制造过程中通常存在一些物理故障,如通道阻塞和泄漏,这无疑会影响生化检测的结果.此外,高阶综合作为架构综合的首要阶段,其结果的质量直接影响着后续设计的优劣.因此,该文首次研究了FPVA生物芯片高阶综合过程中的容错问题,提出了单元功能转换方法、双向冗余方法、故障映射方法等动态容错技术,为实现高效的容错设计提供了技术保障.通过将这些技术集成到高阶综合设计中,进一步实现了一种高质量的FPVA生物芯片下容错导向的高阶综合算法,包括故障感知的实时绑定策略和故障感知的优先级调度策略,为实现芯片架构的鲁棒性和检测结果的准确性奠定了良好的基础.实验结果显示,所提算法能够得到一个FPVA生物芯片下高质量且容错的高阶综合方案,为后续实现容错物理设计方案提供了有力保障.

    微流控生物芯片完全可编程阀门阵列物理故障容错高阶综合

      原文链接:
    • 万方数据
    • 维普

    IP软核硬件木马图谱特征分析检测方法

    倪林李霖张帅童思程...
    4151-4160页
    查看更多>>摘要：随着集成电路技术的飞速发展,芯片在设计、生产和封装过程中,很容易被恶意植入硬件木马逻辑,当前IP软核的安全检测方法逻辑复杂、容易错漏且无法对加密IP软核进行检测.该文利用非可控IP软核与硬件木马寄存器传输级(RTL)代码灰度图谱的特征差异,提出一种基于图谱特征分析的IP软核硬件木马检测方法,通过图谱转换和图谱增强得到标准图谱,利用纹理特征提取匹配算法实现硬件木马检测.实验使用设计阶段被植入7类典型木马的功能逻辑单元为实验对象,检测结果显示7类典型硬件木马的检测正确率均达到了90%以上,图像增强后特征点匹配成功数量的平均增长率达到了13.24%,有效提高了硬件木马检测的效率.

    IP软核硬件木马灰度图谱纹理特征检测算法

      原文链接:
    • 万方数据
    • 维普

    基于多阶段相关功耗分析的SM4-XTS侧信道分析方法

    赵毅强闫明凯张启智高雅...
    4161-4169页
    查看更多>>摘要：带密文挪用的XEX可调分组密码(XTS)被广泛应用于存储加密中,随着大数据计算与新型侧信道分析方法的提出与应用,XTS加密模式的安全性成为一个值得关注的问题.近年来,已有部分研究针对XTS模式进行了侧信道的分析研究,通过确定部分密钥与调整值tweak,进而缩小密钥检索范围,但并没有实现对XTS模式系统的分析.该文提出一种针对SM4-XTS电路的侧信道分析技术,通过结合传统的相关功耗分析(CPA)与多阶段融合的CPA技术,解决了针对调整值模乘迭代导致的二进制数移位问题,从而实现调整值与密钥的精确提取.为了验证这种分析技术的有效性,在FPGA上实现了SM4-XTS加密模块来模拟实际情况中的加密存储器.实验结果表明,在10 000条功耗曲线下,该技术可以成功提取目标加密电路的部分调整值与密钥.

    SM4-XTS侧信道分析分组密码相关功耗分析

      原文链接:
    • 万方数据
    • 维普

    基于多尺度时空卷积的唇语识别方法

    叶鸿危劲松贾兆红郑辉...
    4170-4177页
    查看更多>>摘要：现有的唇语识别模型大多采用将单层的3维卷积与2维卷积神经网络结合的方式,从唇语视频序列中挖掘出时空联合特征.然而,由于单层的3维卷积不能很好地提取时间信息,同时2维卷积神经网络对细粒度的唇语特征的挖掘能力有限,该文提出一种多尺度唇语识别网络(MS-LipNet)以改善唇语识别任务.该文在Res2Net网络中,采用3维时空卷积替代传统的2维卷积以更好地提取时空联合特征,同时提出时空坐标注意力模块,使网络关注于任务相关的重要区域特征.在LRW和LRW-1000数据集上进行实验,验证了所提方法的有效性.

    唇语识别多尺度时空卷积网络Res2Net时空坐标注意力数据增强

      原文链接:
    • 万方数据
    • 维普