首页期刊导航|电子器件
期刊信息/Journal information
电子器件
东南大学
电子器件

东南大学

孙立涛

双月刊

1005-9490

dzcg-bjb@seu.edu.cn

025-83794925

210096

南京市四牌楼2号东南大学

电子器件/Journal Chinese Journal of Electron DevicesCSCD北大核心CSTPCD
查看更多>>本刊主要向国内外介绍有关电子学科领域的新理论、新思想、新技术和具有国内外先进水平的最新研究成果和技术进展。本刊发扬学术民主,坚持双百方针,为促进国内外学术交流、促进电子科学技术快速发展和国民经济建设服务。 本刊主要刊登真空电子学、微波电子学、光电子学、薄膜电子学、电子显示技术、激光与红外技术、半导体物理与器件、集成电路与微电子技术、光纤技术、真空物理与技术、表面分析技术、传感技术、电子材料与元器件、电光源与照明技术、电子技术应用,并涉及电子科学领域里的最新研究动态。
正式出版
收录年代

    ipRGC感知照度对图像视觉效应与舒适度的影响

    周卓筠屠彦王莉莉张银...
    1-9页
    查看更多>>摘要:本世纪初发现的新型感光细胞ipRGC不仅参与生理节律等非视觉效应调节,对视觉效应也有调节作用.但ipRGC对显示图像视觉效应的影响程度尚不明确.现有显示系统均是基于视锥感光细胞特性设计的,综合评估ipRGC感知照度的视觉效应影响对图像处理技术的发展和图像显示质量的提升具有重要意义.搭建了可独立调控ipRGC感知照度的多基色显示系统,实现不同ipRGC感知照度实验图像优化,采用主观评价与客观信号测量相结合的方法探究显示图像ipRGC感知照度对视觉效应与舒适度的影响.结果表明,感知亮度随显示图像ipRGC感知照度增加而增加,提升显示图像ipRGC感知照度有利于减少观看图像所产生的视觉不适.

    图像显示ipRGC瞳孔光反应视觉效应视觉舒适度

    一种Q-f特性和对工作电压波动鲁棒性增强的有源电感

    王晓雪张万荣那伟聪任衍贵...
    10-14页
    查看更多>>摘要:提出一种品质因数(Q)-频率特性(Q-f特性)和对工作电压波动鲁棒性增强的新型有源电感.首先,通过回转器、直流偏置电路、分流支路三个构成模块的相互配合和它们的外部偏置端电压的协同调节,增强了Q-f特性,即实现了在同一频率下Q峰值相对于电感值可大范围独立调节以及在不同频率下Q峰值保持基本不变的 2 种Q值特性.其次,通过设置由感知单元与放大单元构成的稳压模块,增强了电感值和Q峰值对工作电压波动的鲁棒性.结果表明,在3.84 GHz频率下,Q值可从636调节到4 032,调节率高达533%,而电感值变化率仅为0.13%;在3.84 GHz、2.40 GHz和1.54 GHz不同频率下,分别取得4 032、4 039和4 043 的高Q峰值,Q峰值变化率仅为0.2%;电感值和Q峰值的工作电压敏感度分别为0.011 nH/mV和20.0/mV.

    有源电感鲁棒性电压敏感度品质因数

    用于MR-WPT系统的圆导线平面谐振线圈结构研究

    徐洋郭刚花
    15-19页
    查看更多>>摘要:磁耦合谐振无线输电(MR-WPT)系统利用谐振线圈间的电磁场耦合谐振现象进行电能的无线传输,而谐振线圈的结构与系统整体性能关系密切.圆导线平面谐振线圈通常应用于兆赫兹的中大功率无线输电场合,其分析设计通常以有限元建模技术为主,难以得到计算线圈参数与设计线圈结构的解析表达式.针对此问题,建立了圆导线平面谐振线圈的数学模型,推导得到了线圈物理结构与其重要谐振参数之间的解析表达式.实验结果验证了所提方法的正确性与准确性.

    磁耦合谐振谐振线圈无线电能传输

    基于ZYNQ的时间触发以太网系统设计

    宋佳皓刘跃泽洪应平
    20-25页
    查看更多>>摘要:时间触发以太网(TTE)是一种基于标准以太网的实时网络通信技术,采用"时钟同步"和"时间触发"来确保关键数据的通信实时性和确定性,解决了标准以太网基于"事件触发"的通信方式无法保证通信确定性这一问题,通过冗余传输和故障检测、隔离机制来提升网络的可靠性,具有大带宽、强实时性、高可靠性和兼容标准以太网的技术特点,能够满足安全关键系统的强实时通信需求,本系统应用ZYNQ芯片实现了TTE网络协议,完成了数据采集、数据传输、数据判读等功能.测试展现了TTE技术的高可靠性和时效性,并展现出本系统的兼容性和多任务工况的应用拓展性.

    时间触发以太网TTE交换机TTE端系统时钟同步时间触发

    基于功率MOS管的板级干扰器设计

    金大君林喏粟涛
    26-30页
    查看更多>>摘要:为了解决集成电路抗扰性测试设备占据空间大、存在外部电路元件击穿等安全隐患问题,提出了一种可以对集成电路芯片源端电压进行周期性扰动的板级干扰器.该干扰器以低阻抗MOS管与肖特基二极管串联结构作为输出驱动,通过FPGA来周期性控制MOS管开关,根据相位累加的原理合成出干扰电源信号,且能通过改变FPGA输出频率和反馈电阻大小来实现干扰电源信号频率与幅度的调节.将干扰器接入负载电路进行测试,结果表明:干扰器在 1 MHz~10 MHz与60 MHz~100 MHz频段,对3 Ω,50 pF负载的电源端扰动幅值达到0.6 V以上,驱动能力理想.因此该干扰器适合作为干扰信号源应用于实际的芯片电源端在 1 MHz~10 MHz与 60 MHz~100 MHz频段的电磁干扰测试实验;相比较于现有的设备,其具有结构简单、低功耗、大驱动、成本低、安全方便等优点.

    集成电路电磁干扰测试设备干扰信号源大驱动

    一种片内集成的高精度振荡器

    律博
    31-35页
    查看更多>>摘要:在传统的RC振荡器结构基础上提出了一种片内集成的高精度振荡器电路,采用温度补偿电路对充电电流进行温度补偿.采用电容校准电路对输出频率进行校正.采用延迟消除电路减少比较器的延迟.最终达到振荡器高精度高稳定性的要求.基于CSMC的 0.18 μm BCD工艺,在电压 4V、温度 27℃、TT条件下,输出频率为 2 MHz,占空比为 50%,通过频率校准,精度最终可达到±0.2%.该振荡器具有高精度、高稳定性、体积小、易于集成的特点,能够满足大多数片内集成芯片的需求.

    片内集成温度补偿频率校准高精度

    应用于高性能延迟锁相环的占空比修正电路设计

    张洁王志亮
    36-41页
    查看更多>>摘要:设计了一款应用于高性能延迟锁相环的占空比修正电路.该电路主要由差分放大电路、占空比调整电路、缓冲器电路和占空比检测电路组成,采用TSMC 40 nm CMOS工艺和 1.1 V的电源电压.仿真的结果表明,时钟频率 2 GHz~8 GHz,占空比 20%~80%的输入时钟信号,经过占空比修正电路调节后,输出时钟信号占空比变为 50%±0.2%,可应用于高性能延迟锁相环中.

    占空比修正电路占空比检测占空比调整延迟锁相环高频率宽范围

    基于北斗短报文通信和组合模型算法的信标机设计

    薛思琪任勇峰
    42-47页
    查看更多>>摘要:针对传统信标机落地后回收效率低、功率损耗大的问题,研制了一种可指示落点位置的新型信标机.在硬件部分,该信标机选用低功耗单片机STM32L431 控制GPS定位模块和北斗短报文模块,并对供电电路实时采集.在软件部分,采用组合模型算法预测下一时刻的位置信息,并增加了"休眠工作"模式,实现与"正常工作"模式的循环切换.实验结果表明,组合预测结果和实地结果在经度、纬度和高度方向上的差值均在±25m内,即落点搜寻工作可在以组合预测落点坐标为中心,维度为25 m×25 m×3 m的空间体内开展,提高了回收效率;双模切换的工作方式将能量损耗降低至传统信标机的64.7%,续航时间延长了 11.16 h,具有较高的应用价值.

    信标机落点预测北斗短报文组合模型回收效率低功耗

    面向微控制器的卷积神经网络加速器设计

    乔建华吴言栗亚宁雷光政...
    48-54页
    查看更多>>摘要:针对目前嵌入式微控制器的性能难以满足实时图像识别任务的问题,提出一种适用于微控制器的卷积神经网络加速器.该加速器在卷积层设计了无阻塞的行并行乘法-加法树结构,获得了更高的硬件利用率;为了满足行并行的数据吞吐量,设计了卷积专用SRAM存储器.加速器将池化和激活单元融入数据通路,有效减少数据重复存取带来的时间开销.FPGA原型验证表明加速器的性能达到 92.2 GOPS@100 MHz;基于 TSMC 130 nm 工艺节点进行逻辑综合,加速器的动态功耗为33 mW,面积为 90 764.2 μm2,能效比高达 2 793 GOPS/W,比FPGA加速器方案提高了约 100 倍.该加速器低功耗、低成本的特性,有利于实现嵌入式系统在目标检测、人脸识别等机器视觉领域的广泛应用.

    卷积神经网络并行计算流水线硬件加速器专用集成电路

    基于嵌入式设备的低功耗工业读码器系统设计

    何涛陈文重王正家吴春林...
    55-61页
    查看更多>>摘要:针对目前国内读码器产品种类稀少、成本过高,功耗和热量过高、识别率低等问题,提出了一种结构紧凑、性价比高、功耗低、稳定性强的智能读码器系统设计方案.该系统方案主要基于ARM平台和Linux系统开发,硬件方面采用NXP MX8 Mini作为主控芯片,搭载 XILINX 的 XC7A50T FPGA 器件,配置 2G 容量的 LDDR4 内存用来做图像预处理工作,采用AR0144CS 芯片作为图像传感器,并支持多种通讯协议和扩展.软件方面,主要介绍了系统FPGA图像预处理及高斯滤波具体实现、ARM与FPGA的通讯、上位机功能设计.经过测试,该读码器系统运行稳定、体积小、功耗低,一维码 8mil Code128 识别率达到 99.99%,为当前国产读码器市场提供了一种新的解决方案.

    读码器低功耗识别率图像预处理高斯滤波