首页期刊导航|电子器件
期刊信息/Journal information
电子器件
东南大学
电子器件

东南大学

孙立涛

双月刊

1005-9490

dzcg-bjb@seu.edu.cn

025-83794925

210096

南京市四牌楼2号东南大学

电子器件/Journal Chinese Journal of Electron DevicesCSCD北大核心CSTPCD
查看更多>>本刊主要向国内外介绍有关电子学科领域的新理论、新思想、新技术和具有国内外先进水平的最新研究成果和技术进展。本刊发扬学术民主，坚持双百方针，为促进国内外学术交流、促进电子科学技术快速发展和国民经济建设服务。 本刊主要刊登真空电子学、微波电子学、光电子学、薄膜电子学、电子显示技术、激光与红外技术、半导体物理与器件、集成电路与微电子技术、光纤技术、真空物理与技术、表面分析技术、传感技术、电子材料与元器件、电光源与照明技术、电子技术应用，并涉及电子科学领域里的最新研究动态。
正式出版
收录年代

    一种低暗电流红外光敏晶体管理论与工艺研究

    陈培仓徐阳张铮史良旭...
    1441-1444页
    查看更多>>摘要：针对现有红外光敏晶体管芯片 125℃高温下暗电流超过 1 mA/mm2,无法胜任高温场景应用难题,开展了红外光敏晶体管暗电流影响因子研究.通过在结构上增加浓硼区注入设计和工艺上降低材料外延电阻率,获得了常温下暗电流小于1 nA/mm2、125℃高温下小于 10 μA/mm2 的高性能红外光敏晶体管芯片,显著降低了芯片暗电流,使高温应用变得可能.

    红外光敏晶体管暗电流高温浓硼电阻率

      原文链接:
    • 万方数据
    • 维普

    应用于射频锁相环的低功耗分频器设计

    朱鸿章王志亮谭庶欣
    1445-1450页
    查看更多>>摘要：设计了一款用于高性能射频锁相环的可编程分频器.该电路包括七级 2/3 预分频器和 8 位可编程计数器,每个预分频器中的D触发器均采用钟控CMOS(Clock Controlled CMOS,C2 MOS)锁存器结构,最终可实现2～255 次分频.该分频器采用TSMC 22 nm CMOS工艺实现,电源电压为0.8 V.仿真结果显示,当输入10 GHz的时钟信号时,可实现2～255 次分频,且最大分频时的功耗仅 0.349 mW,该芯片可用于高性能射频锁相环.

    低功耗可编程分频器钟控CMOS2/3预分频器D触发器

      原文链接:
    • 万方数据
    • 维普

    面向边缘节点的RISC-V处理器的研究与设计

    吴言乔建华雷光政栗亚宁...
    1451-1456页
    查看更多>>摘要：边缘节点作为分布式计算体系的基本组成部分,部分工作场景的能源受限,对处理器的成本和功耗较为敏感.针对边缘节点的特殊工况,设计了一款基于RISC-V架构的低功耗处理器SparrowRV.SparrowRV采用指令、数据总线分离的哈佛结构,支持RV32IMZicsr指令集,2级流水线设计.为提高除法计算效率,提出了一种基于恢复余数除法的动态迭代算法,减少了除法的迭代次数.处理器使用iverilog进行功能仿真,通过了RV32IMZicsr指令集功能测试.处理器在XC7K325T FPGA上完成原型验证,Coremark跑分达到2.78 CoreMark/MHz.SparrowRV内核相比于Tinyriscv和蜂鸟E203,同频性能提升了15.8%和29.9%,动态功耗降低了4.9%和32.6%.

    RISC-V处理器流水线边缘节点除法器

      原文链接:
    • 万方数据
    • 维普

    基于PUF的安全处理器指令混淆与总线加密方法

    陈备黄紫山贺章擎
    1457-1464页
    查看更多>>摘要：针对高安全敏感处理器面临总线监听、数据篡改、代码注入等类型的恶意攻击,导致机密信息容易被窃取的问题,提出了一种基于PUF的安全处理器指令混淆和总线数据加密方案.该方案利用 PUF模块生成高可靠的海量密钥,对基于RISC-V的处理器指令操作码进行混淆,同时对其总线数据进行"一次一密"异或加密.实验结果表明,所提出的指令混淆方法的时间开销小,CPU占用率低,硬件资源消耗少,同时总线加密方法在数据吞吐量性能上占有较大优势.与同类技术相比,所提出方法在实现处理器指令集和总线数据防护的同时,大幅降低了处理器开销,增强了处理器的不可克隆性.

    物理不可克隆函数微处理器指令集总线加密认证RISC-V

      原文链接:
    • 万方数据
    • 维普

    基于ARM和FPGA的运动控制器研究

    冯志刚袁鑫凯肖令军
    1465-1472页
    查看更多>>摘要：针对传统运动控制器成本高,扩展能力弱,应用性差等缺点,设计了一款基于ARM+FPGA双核心架构的运动控制器,并且提出了在该架构下的多轴电机运动控制算法实现方案,ARM主要实现控制指令和数据的通信,FPGA主要实现运动控制功能.给出了运动控制系统硬件组成图和软件解决方案,介绍了双控芯片之间的通信方式;分析了数字积分圆弧和直线插补算法原理,通过MATLAB对插补算法和梯形速度规划算法进行了仿真分析;使用Verilog语言设计了数字积分(DDA)插补器与速度规划控制模块,并对传统DDA插补器进行了改进优化.实验研究表明,本系统具有性价比高,插补性能强,通用性和灵活性好等优点.

    运动控制器ARMFPGA数字积分插补算法改进优化DDA插补器

      原文链接:
    • 万方数据
    • 维普

    面向FFT处理器的CSD编码复数乘法器优化设计

    于建范浩阳程晨石红浩...
    1473-1477页
    查看更多>>摘要：复数乘法器是快速傅里叶变换(Fast Fourier Transform,FFT)处理器重要的组成部分,用于完成旋转因子的复数乘法运算.由于正则有符号数(Canonical Signed Digit,CSD)复数乘法器结构简单且无需任何只读存储单元(Read Only Memory,ROM)对旋转因子系数进行存储,因此常被用于低硬件开销FFT处理器的实现.为了进一步减少CSD复数乘法器在FFT处理器硬件资源消耗中的占比,提出了一种优化设计方案.此方案通过添加必要的逻辑电路,提前计算系统时钟对CSD复数乘法器的控制逻辑,达到更加有效地控制其所消耗硬件资源的目的.QUARTUS PRIME平台的综合结果显示,在实现 64 点FFT处理器时,至少能够节约逻辑单元(Logic Elements,LEs)使用量 26%,工作频率为 30 MHz时,动态功耗仅为 11.61 mW.

    快速傅里叶变换CSD复数乘法器硬件成本控制逻辑旋转因子

      原文链接:
    • 万方数据
    • 维普

    基于ZYNQ平台的SVM分类器设计与实现

    鲍温霞黄敏肖仲喆
    1478-1484页
    查看更多>>摘要：研究基于Xilinx HLS高层次综合工具的SVM分类器设计,并在ZYNQ 7020 平台上搭建水声信号特征分类系统对设计的SVM IP核进行测试.首先用 500 组水声信号特征在MATLAB中训练SVM分类网络,然后用C语言编写SVM网络分类算法,经HLS综合生成IP核.实验结果表明:所设计的基于ZYNQ平台的SVM分类器能够实现对水声信号特征值矩阵的分类,对一段水声信号特征进行有无目标分类的平均用时为 6.86 μs,仅为在MATLAB上运行SVM算法的 1.1%,分类准确率可达99.31%.同时资源占用量少,仅为ZYNQ 7020 中FPGA总资源量的 10%(4 347 个LUT).

    支持向量机IP核ZYNQ高层次综合

      原文链接:
    • 万方数据
    • 维普

    一种带有自适应鉴相型电压电流转换模块的40 Gbit/s PAM4时钟数据恢复电路设计

    王看民徐卫林韦雪明韦保林...
    1485-1492页
    查看更多>>摘要：为了降低传统Bang-Bang型四脉冲幅度调制(PAM4)时钟数据恢复电路(CDR)在锁定后由于非线性引入的抖动,提出了一种自适应鉴相型电压电流转换模块,在基于锁相环的四分之一速率架构下,通过对数据边沿采样模块并行输出的 9 组鉴相信息进行求和,动态输出多级电流,在未锁定阶段加大电流,加快锁定速度;在锁定阶段减小电流,降低抖动.40 nm CMOS工艺下的设计仿真结果表明,提出的PAM4 CDR在串行数据速率 40 Gbit/s下工作时恢复时钟峰峰抖动为 1.1 ps,与传统 1/4 速率架构PAM4 CDR相比具有锁定快抖动小的优点.

    四脉冲幅度调制时钟数据恢复四分之一速率锁相环自适应

      原文链接:
    • 万方数据
    • 维普

    基于B9764的国产化多通道高精度信号源设计

    郑思雨任勇峰贾兴中
    1493-1498页
    查看更多>>摘要：为推进多通道高精度信号源的国产化进程,设计了一种基于B9764 的国产化多通道高精度信号源.本信号源以国产FPGA芯片FMK50 作为主控制器控制B9764 芯片信号输出,DAC输出信号通过 6 片 16 路高速模拟开关和采样保持电路实现96 路输出.并且采用FPGA内部ADC结合模拟开关设计了自检电路,对输出信号进行采集、标定,实现信号源高精度输出及闭环检测.经过多次试验,该信号源在完全国产化的基础上能稳定输出可调 0～5 V电压信号,输出电压精度优于满量程的0.15%,自检电路采集精度优于满量程 0.1%,该设计具有良好的可行性与广泛的应用前景.

    B9764国产化多通道高精度FPGA

      原文链接:
    • 万方数据
    • 维普

    全桥LLC谐振变换器的参数设计方法

    王伟健
    1499-1506页
    查看更多>>摘要：针对全桥LLC谐振变换器中的谐振参数,以及变压器原、副边匝比,提出了一种改进的参数设计方法.基于该方法,可以兼顾开关管死区时间、开关管关断电流和实际所用开关管寄生参数的大小,确保实现原边开关管的零电压开通(Zero Voltage Switching,ZVS).在保证ZVS的同时,能够降低开关管关断电流,在一定程度上降低开关管的关断损耗,并可以有效限定变换器的工作频率范围,便于前置滤波器和磁性元件的设计.样机的实验结果证实了所提出参数设计方法的有效性.

    LLC谐振变换器参数设计软开关

      原文链接:
    • 万方数据
    • 维普