首页期刊导航|中国集成电路
期刊信息/Journal information
中国集成电路
中国集成电路

王永文 魏少军

月刊

1681-5289

cic@cicmag.com

010-64356472

100016

北京朝阳区将台西路18号5号楼816室

中国集成电路/Journal China Integrated Circuit
查看更多>>本刊报道内容涉及半导体微电子科学与技术及其应用的各个领域，包括微电子器件与电路的基础及其设计技术、电子设计自动化、工艺技术、设备材料、封装技术、产业发展、应用技术及市场等。
正式出版
收录年代

    业界要闻

    1-10页
      原文链接:
    • NETL
    • NSTL
    • 万方数据

    魏少军教授:"半导体——改变世界的力量"

    魏少军张晟浩
    11-13,81页
      原文链接:
    • NETL
    • NSTL
    • 万方数据

    新形势下我国集成电路产业现状及发展思考

    龚梅芝陆斐
    14-18页
    查看更多>>摘要：本文讨论了中国集成电路产业链的现状和发展策略.虽然,我国集成电路产业在技术和专利方面已经取得了重大进展,但仍存在基础研究能力薄弱、底层技术缺乏和知识产权保护不完善等问题,特别是美国的制裁及其出口管制对中国集成电路产业带来了严重威胁,高端从业人员缺乏和市场集中度偏低等问题也亟待解决.鉴此,政府应加大对芯片产业链供应链的支持,鼓励企业实行"产品为中心"理念,尽快培育自主知识产权的国产设备、材料和零部件企业.同时,还应注重人才培养和引导产业进一步集聚,构建健康的产业生态圈.

    集成电路产业发展产业链健康

      原文链接:
    • NETL
    • NSTL
    • 万方数据
    • 维普

    厦门市集成电路产业发展现状及对策建议

    黄渝斐李旺生陈铖颖蔡艺军...
    19-23,56页
    查看更多>>摘要：近年来,厦门市高度重视集成电路产业发展,已形成了涵盖集成电路材料、设计、制造、封测等各个环节的全产业链布局,产业结构逐步完善.本文梳理厦门市集成电路产业现状,基此对厦门市集成电路产业链结构展开分析,针对产业链短板,提出发展思路、改进措施.文章最终从政策、发展方向、人才、资金等方面提出具体改进思路,为加快厦门集成电路产业升级发展,推进厦门集成电路千亿产业链群实现建言献策.

    集成电路厦门芯片产业链

      原文链接:
    • NETL
    • NSTL
    • 万方数据
    • 维普

    基于图卷积的神经网络硬件加速器设计

    常静涛王仁平
    24-29,50页
    查看更多>>摘要：目前很多的应用都需要用图数据来表示和处理,图数据是位于非欧几里得空间中的不规则数据,出于图数据处理的需求,图卷积神经网络(GCN)应运而生.GCN的主要处理步骤有:聚合,转换和激活.在本文中,我们采用一种异构模式对GCN的推理过程进行加速.根据数据本身的特点,在转换阶段,加速器采用脉动阵列执行计算来改善数据流,在聚合阶段,将所要处理的负载分成两种类型,有助于改善聚合阶段计算过程中的负载不平衡现象,同时在一定程度上缩短计算时间.最后,通过在Xilinx Virtex UltraScale+VU37P HBM FPGA平台上进行性能评估,本工作相对于CPU和GPU分别实现了平均389.19 ×和6.73 ×的加速.

    图卷积机器学习硬件加速

      原文链接:
    • NETL
    • NSTL
    • 万方数据
    • 维普

    一种可配置Viterbi译码器的设计

    刘戈万江华李振涛曾梦琳...
    30-37页
    查看更多>>摘要：为了满足数字通信中不同通信标准的变化,设计了一种支持多标准的Viterbi译码器.该译码器支持1/2、1/3、1/4三种不同的码率、3-9的约束长度和任意约束多项式的通信标准.为了实现多标准的译码,在加比选单元增加了数据选择器,回溯单元采用了滑窗回溯译码.译码器支持无符号数的输入,简化了欧几里得距离的计算方式.针对状态度量值不断增大的问题,增加了状态度量值防溢出的设计.基于55nm工艺进行逻辑综合,译码器的面积为0.35mm2,250MHz工作频率下,功耗为57.33mW.通过Matlab模拟通信过程中的噪声干扰,结果表明,该译码器在支持不同通信标准译码的同时,纠错能力优于传统译码器.

    可配置Viterbi译码器滑窗回溯欧几里得距离状态度量值

      原文链接:
    • NETL
    • NSTL
    • 万方数据
    • 维普

    基于OpenVX的计算图优化方法综述

    刘振林广栋黄光红毛晓琦...
    38-45,63页
    查看更多>>摘要：卷积神经网络在图像识别领域取得了巨大的成功,深度学习和卷积神经网络成为了研究的热点.神经网络模型的推理部署需要高性能的异构架构芯片,OpenVX使用基于计算图的执行模型实现在异构平台高性能计算.计算图优化技术可以使得硬件平台更加高效地执行计算图.本文首先简单介绍了OpenVX编程框架,之后从节点融合,节点转换、节点删除,节点拆分和节点交换五个方面重点介绍了计算图优化技术.最后指出了计算图优化技术的发展趋势.

    深度学习神经网络计算图优化

      原文链接:
    • NETL
    • NSTL
    • 万方数据
    • 维普

    一种全尺寸MOS晶体管的俘获隧穿电流优化模型

    张瑜
    46-50页
    查看更多>>摘要：针对当前的俘获隧穿电流模型中,对于不同器件尺寸只有统一的参数进行模型拟合,存在无法针对器件尺寸变化进行准确地模型拟合的问题.本文提出了在俘获隧穿电流模型的参数中,添加与器件全尺寸信息相关的方法,包括器件宽度方向,长度方向及小尺寸的系数对原有的漏电模型基础上进行优化,使得该优化的漏电模型能更好地反应器件特性实测数据,更好地解决了俘获隧穿电流更准确地表征器件特性的问题,这就提高了给电路设计者做仿真参考的准确性.

    MOS晶体管俘获隧穿电流全尺寸SPICE模型

      原文链接:
    • NETL
    • NSTL
    • 万方数据
    • 维普

    基于忆阻器混合CMOS的三模元余锁存器

    段鑫沛肖平旦殷亚楠周昕杰...
    51-56页
    查看更多>>摘要：忆阻器的出现为后摩尔时代提供了 一个全新的方案以顺应更大的集成密度.为了研究其在数字电路中的应用,发挥潜在优势,本文首先介绍了忆阻器模型及比例逻辑构成的基本逻辑电路,随后提出了基于忆阻器混合CMOS的三模冗余D锁存器.所提出的三模冗余锁存器总体结构主要分为新型忆阻D锁存器的设计和三人表决器构建两个部分,能够在减小电路面积的同时实现电路可靠性的提升,为电路级抗辐射加固技术提供了一种新的思路.

    忆阻器CMOS三模冗余锁存器

      原文链接:
    • NETL
    • NSTL
    • 万方数据

    一种基于FVF动态缓冲器的二阶噪声整形SAR ADC

    王炳煌
    57-63页
    查看更多>>摘要：本文提出了一种高精度的二阶无源噪声整形逐次逼近型模数转换器(NSSARADC).首先,采用了一种通过动态浮动反向放大器(FIA)实现kT/C噪声消除的技术,随后结合差分结构的定制电容,实现更小的电容阵列面积的同时抑制了采样热噪声.最后,采用翻转电压跟随器(FVF)结构作为动态缓冲器提取残差电压,并通过电容堆叠的操作实现无源求和,对比较器噪声与量化噪声进行了二阶整形.该设计采用0.18 µm工艺实现,仿真表明,在1.8 V电源电压、8倍过采样率和2 MS/s的采样频率下,信号噪声失真比(SNDR)为88.57 dB,无杂散动态范围(SFDR)为99.09 dB,功耗仅为302μW.

    模数转换器噪声整形kT/C噪声消除FVF缓冲器

      原文链接:
    • NETL
    • NSTL
    • 万方数据
    • 维普