首页期刊导航|电子与封装
期刊信息/Journal information
电子与封装
中国电子科技集团公司第五十八研究所
电子与封装

中国电子科技集团公司第五十八研究所

王虹麟

月刊

1681-1070

ep.cetc58@163.com

0510-85860386

214035

江苏无锡市惠河路5号（208信箱）

电子与封装/Journal Electronics and Packaging
查看更多>>本刊是目前国内唯一以电子封装为主的技术刊物。
正式出版
收录年代

    基于晶圆键合的MEMS圆片级封装研究综述

    梁亨茂
    1-9页
    查看更多>>摘要：为提升微机电系统(MEMS)器件的性能及可靠性,MEMS圆片级封装技术已成为突破MEMS器件实用化瓶颈的关键,其中基于晶圆键合的MEMS圆片级封装由于封装温度低、封装结构及工艺自由度高、封装可靠性强而备受产学界关注.总结了 MEMS圆片级封装的主要功能及分类,阐明了基于晶圆键合的MEMS圆片级封装技术的优势.依次对平面互连型和垂直互连型2类基于晶圆键合的MEMS圆片级封装的技术背景、封装策略、技术利弊、特点及局限性展开了综述.通过总结MEMS圆片级封装的现状,展望其未来的发展趋势.

    晶圆键合微机电系统圆片级封装平面互连垂直互连

      原文链接:
    • 国家科技期刊平台
    • NETL
    • NSTL
    • 维普
    • 万方数据

    薄型塑封芯片钝化层损伤的失效分析与改进

    张波李恭谨秦培
    10-16页
    查看更多>>摘要：针对某薄型塑封产品试制中出现的开、短路问题,通过表面研磨、截面剖切、能谱分析等失效分析手段,确认了塑封料内无机填料颗粒损伤芯片钝化层的缺陷模式.从塑封材料的使用管控、塑封工艺参数改进及塑封料选型等角度对钝化层损伤问题进行了分析与验证.结果表明,合模压力的施加过程是影响芯片钝化层损伤的关键因素,采用215kN的1段式合模压力设定可有效改善该缺陷,对薄型封装的塑封参数设定及材料选型提供了参考建议.

    薄型塑封钝化层损伤合模压力失效分析

      原文链接:
    • 国家科技期刊平台
    • NETL
    • NSTL
    • 维普
    • 万方数据

    硅含量对硅铝合金电子封装材料性能的影响

    李海军宗福春胡增武李云飞...
    17-22页
    查看更多>>摘要：以热等静压方法成形的 AlSi12、AlSi27、AlSi35、AlSi42、AlSi50、AlSi60、AlSi70、A1Si80系列的硅铝合金电子封装材料为研究对象,对Si含量对材料的金相组织、热物理性能、力学性能等的影响进行分析评估.结果发现,随着Si含量的增加,合金材料的密度、热导率、热膨胀系数(CTE)、断后伸长率降低,刚度、硬度提高;当Si的质量分数不大于60％时,随着Si含量的增加,材料强度提高,Si颗粒由点状或蠕虫状变为球状或片状,且分布均匀、独立.当Si的质量分数大于60％时,材料强度降低,Si颗粒逐渐连接成骨架基体.

    硅铝合金电子封装材料物理性能力学性能金相组织

      原文链接:
    • 国家科技期刊平台
    • NETL
    • NSTL
    • 维普
    • 万方数据

    电容传感芯片外部坏点的成因与控制

    李恭谨张波秦培
    23-30页
    查看更多>>摘要：外部坏点造成的不良是电容传感芯片制造过程中良率损失的主要来源之一.由于庞大的市场需求和日趋激烈的竞争,有必要进一步提升产品良率.从电容传感的原理出发,阐释外部坏点与产品实际物理结构之间的联系;按照失效分析的思路介绍了大粒径塑封填料颗粒异常混入、小粒径填料颗粒异常聚集和塑封料基体树脂异常聚集3类造成电容传感芯片外部坏点的典型成因;并借助有效介质理论归纳了相应的物理模型,给出大颗粒或聚集体临界尺寸的计算方法.在此基础上,依据外部坏点的物理表现和临界尺寸的计算结果,从塑封原材料的生产和塑封料的来料检验角度,分别提出了管控方案.根据实施方案前后同型号产品多批次因外部坏点导致的不良品扣料监控数据分析,几类措施均能有针对性地提升产品良率.

    电容传感芯片外部坏点塑封料良率提升

      原文链接:
    • 国家科技期刊平台
    • NETL
    • NSTL
    • 维普
    • 万方数据

    万兆网卡设计中PCIE4.0接口信号完整性仿真分析

    李开杰林凡淼郁文君张恒...
    31-39页
    查看更多>>摘要：由于目前已有的PCIE接口信号完整性仿真精度和可靠性较低,建立了一种新的PCIE4.0信号通道链路模型和仿真分析方法.通过仿真软件POWERSI对万兆网卡PCB建立x4 PCIE 4.0信号通道链路模型;利用已建立的模型在ADS软件中进行时域、频域和回环仿真;对仿真得到的回波损耗、插入损耗和眼图进行分析,判断PCIE 4.0信号走线是否满足设计要求.通过该方法得到的8对PCIE 4.0差分信号的回波损耗均小于-6dB,插入损耗均大于-28dB,眼图的眼宽和眼高均大于0.3 UI和15 mV,满足PCIE4.0协议规范的要求,与已有的仿真结果相比,该方法的可靠性更高.

    PCIE4.0信号完整性回波损耗插入损耗眼图

      原文链接:
    • 国家科技期刊平台
    • NETL
    • NSTL
    • 万方数据

    17～21GHz6bit高精度数字移相器的设计

    蒋乐王坤周宏健周睿涛...
    40-45页
    查看更多>>摘要：采用0.15 μmGaAs赝配高电子迁移率晶体管(PHEMT)工艺,研制了一款17～21GHz 6 bit高精度数字移相器.该移相器5.625°移相单元采用嵌入式LC拓扑结构,11.25°和22.5°移相单元采用嵌入式全通网络拓扑结构,45°、90°和180°移相单元采用开关选择型多阶高、低通网络拓扑结构;驱动单元采用直接耦合场效应晶体管逻辑(DCFL)结构.测试结果表明,在17～21GHz工作频率内,该移相器插入损耗的绝对值小于8.5 dB,均方根相位误差(RMS)值小于1.8°,移相寄生调幅在-0.8 dB和0.6 dB之间,电压驻波比(VSWR)小于1.5.

    数字移相器GaAs赝配高电子迁移率晶体管高精度

      原文链接:
    • 国家科技期刊平台
    • NETL
    • NSTL
    • 万方数据

    13位高无杂散动态范围的SARADC

    杨志新Maureen Willis高博龚敏...
    46-52页
    查看更多>>摘要：基于标准0.18 μm CMOS工艺,设计了 一款采样率为500 kSa/s的13位逐次逼近型模数转换器(SARADC)芯片.该转换器内集成了多路复用器、比较器、SAR逻辑电路和数模转换器(DAC)电容阵列等模块,实现了数字位的串行输出.使用7+6分段式电容阵列及下极板采样和电荷重分配原理,有效降低了 ADC整体电容值及功耗.使用两级预放大的比较器和电荷存储技术降低了失调误差,比较器精度为0.3mV.在2.5 V电源电压和500 kSa/s的采样率下,后仿真结果表明,ADC的无杂散动态范围为97.14dB,信噪比为78.78dB,有效位数为12.78 bit.

    逐次逼近型模数转换器比较器无杂散动态范围电荷重分配

      原文链接:
    • 国家科技期刊平台
    • NETL
    • NSTL
    • 万方数据

    基于ZigBee的无线通讯加密系统设计

    岳晴晴潘晓阳孟祥冬
    53-57页
    查看更多>>摘要：为解决不同设备之间控制器域网(CAN)总线数据的通讯问题,设计了一种将数字信号处理器(DSP)、CAN总线技术、ZigBee通讯技术三者结合的无线通讯系统,该系统通过ZigBee对CAN总线数据进行转发,并在DSP平台上通过数据加密标准(DES)算法对转发数据进行加密.介绍了该系统从软硬件设计到具体实现的详细过程,并进行了试验验证.

    无线通讯系统ZigBee数字信号处理器数据加密控制器域网

      原文链接:
    • 国家科技期刊平台
    • NETL
    • NSTL
    • 维普
    • 万方数据

    S波段6位高性能数字移相器

    张飞曹智慧叶坤于天新...
    58-62页
    查看更多>>摘要：采用0.25 μm砷化镓(GaAs)赝配高电子迁移率晶体管(PHEMT)工艺,设计了一款2.3～3.8 GHz频段的低插入损耗、高精度、小尺寸且集成数字驱动器的6位数字移相器.移相器中的6个移相单元按45°/90°/5.625°/11.25°/180°/22.5°的顺序级联.为了改善移相精度和抑制级联散射,进一步优化了移相单元的电路设计.在2.3～3.8 GHz频率范围内,数字移相器的相位均方根误差最大值为4°,输入输出电压驻波比小于1.4,插入损耗小于4dB,各状态的幅度波动小于0.8 dB,芯片尺寸为 2.44 mm×1.52 mm.

    数字移相器砷化镓移相精度级联散射抑制

      原文链接:
    • 国家科技期刊平台
    • NETL
    • NSTL
    • 维普
    • 万方数据

    基于漏电流补偿技术的超低漏电模拟开关

    唐毓尚王瑶刘俊李平...
    63-66页
    查看更多>>摘要：为满足各种现代设备控制系统的超高精度信号采集需求,基于新型PN结漏电补偿技术设计了一种超低漏电模拟开关电路.该电路在传统CMOS模拟开关的基础上创新性地引入了新型全温区PN漏电采样和补偿电路,对CMOS模拟开关输入、输出漏电流进行全温区漏电补偿,大幅降低了输入、输出端口漏电流,实现亚纳安级端口漏电流.基于40 V高压CMOS工艺进行电路设计和仿真验证,实测结果显示,在-55～125℃,输入、输出端口漏电流不大于0.75 nA,温漂约为6pA/℃.

    模拟开关CMOS漏电流补偿技术信号采集系统PN结漏电

      原文链接:
    • 国家科技期刊平台
    • NETL
    • NSTL
    • 维普
    • 万方数据