首页期刊导航|微电子学
期刊信息/Journal information
微电子学
微电子学

成福康

双月刊

1004-3365

wdzx@sisc.com.cn

023-62834360

400060

重庆市南坪花园路14号24所

微电子学/Journal MicroelectronicsCSCD北大核心CSTPCD
查看更多>>本刊是技术类期刊。传播、普及、推广 微电子科学技术知识，介绍国内微电子行业的最新研究成果和国外微电子业界的发展动态。有关微电子学基础理论，微电子器件与电路, 集成电路，半导体工艺和制造技术，集成电路封装技术，多芯片组件技术，集成电路可靠性技术，片上系统，集成系统等领域的研究论文、技术报告、综合评述、产品应用等内容。该刊被重点检索刊物、数据库、期刊网站所收录，是中国核心期刊之一。
正式出版
收录年代

    模拟集成电路工艺技术研究进展

    付晓君
    523-541页
    查看更多>>摘要：集成电路工艺是芯片制造的关键技术,也是推动芯片性能提升的主要动力.模拟集成电路作为集成电路的重要组成部分,是电子系统与自然界模拟信息交换的桥梁,具有应用范围广、产品门类多、工艺耦合度高等特点,因此模拟集成电路工艺技术呈现了高压、高速、高精度或多样化的器件集成等特征,并结合不同产品需求、不同工艺特征进行综合折中形成独特的工艺发展路径.本文综述了模拟集成电路工艺技术的发展历程及研究进展,系统分析了业界主流的互补双极、BiCMOS、BCD及RF/混合信号CMOS工艺的主要特征、技术水平与发展趋势,从而为模拟集成电路工艺选用和开发提供参考.

    模拟集成电路制造工艺SiGeBiCMOSBCDRFCMOS

      原文链接:
    • 维普
    • 万方数据

    0.18 μm PDSOI MOSFET高温模型研究

    王成成洪敏蒲凯文王芳...
    542-546页
    查看更多>>摘要：针对目前业界主流伯克利短沟道绝缘栅场效应晶体管模型绝缘体上硅(Berkeley Short-Channel Insulated Gate Field Effect Transistor Model Silicon-On-Insulator,BSIMSOI)模型无法满足高温集成电路仿真需求的问题,开展了绝缘体上硅(Silicon-On-Insulator,SOI)金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,M OSFET)器件高温模型研究.提出了一种应用干部分耗尽型绝缘体上硅(Partially Depleted Silicon-On-Insulator,PDSOI)器件高温漏电的建模方法,通过引入亚阈值漏电参数的温度关系模型,对现有BSIMSOI模型进行优化,获得了适用于250 ℃的PDSOI MOSFET高温模型.然后利用0.18 μm PDSOI MOSFET进行高温模型的参数提取与验证,模型仿真数据与测试数据拟合良好,尤其是漏电流误差减小到5％以内,大大提高了器件模型高温下的仿真精度.

    BSIMSOIPDSOI亚阈值漏电高温模型

      原文链接:
    • 万方数据

    一种高增益纵向PNP晶体管器件设计

    欧宏旗龙翠平朱梦蝶陆泽灼...
    547-550页
    查看更多>>摘要：兼顾纵向PNP晶体管高电流增益和高击穿特性,设计了一种基于绝缘体上硅(SOI)全介质隔离的P外延互补双极工艺,通过优化纵向PNP晶体管的基区掺杂浓度和有效基区宽度,获得一种高电流增益的纵向PNP晶体管,器件增益β≥500,耐压大于等于30 V.

    P外延高电流增益多晶硅发射极纵向PNP

      原文链接:
    • 维普
    • 万方数据

    新型集成隐埋齐纳二极管的研制及稳定性研究

    路婉婷阚玲刘青杨赉...
    551-557页
    查看更多>>摘要：介绍了一种采用40 V高压双极工艺制作的新型集成隐埋齐纳二极管的稳定性研究.这种新型隐埋齐纳二极管击穿电压值可调,齐纳击穿区避开表面,隐埋在硅体内,且内阻小、噪声低.首先分析了40 V高压双极工艺现有的次表面集成齐纳二极管长期稳定性和热稳定性不足的原因,接着介绍了新型集成隐埋齐纳二级管的工作机理.对新型集成隐埋齐纳二极管开展了老化试验,通过分析试验数据验证了新型集成隐埋齐纳管结构的有效性.

    集成隐埋齐纳二极管稳定性反向击穿电压温度系数高压双极工艺

      原文链接:
    • 维普
    • 万方数据

    基于选区外延法的单片异质集成GaN/Si的研究

    程骏骥戚翔宇王思亮王鹏...
    558-563页
    查看更多>>摘要：将GaN器件与Si集成电路进行单片异质集成是当前微电子领域的前沿研究方向之一,而直接从材料定义系统的选区外延法是其中最具潜力的技术途径.针对选区外延法的实施过程中,选区外延GaN的高温过程会严重影响已制Si集成电路功能的问题,提出一种MOSFET沟道热扩裕量预留技术,并通过理论分析和仿真实验验证了该技术的可行性与有效性.研究结果克服了选区外延法的固有缺陷,能够在实现GaN/Si单片异质集成的同时,保障Si集成电路的功能,为单片异质集成GaN/Si技术的发展提供了有益新思路.

    GaN/Si单片异质集成选区外延热扩裕量预留技术

      原文链接:
    • 维普
    • 万方数据

    面向GaN驱动的高噪声抗扰度电平位移电路

    邵瑞洁吴之久明鑫王卓...
    564-569页
    查看更多>>摘要：在高压GaN半桥栅驱动系统应用中,需要通过电平位移电路来实现信号在不同电压域之间的转换.为了保证转换过程中的信号完整性,设计了一种面向GaN驱动的高噪声抗扰度电平位移电路.在半桥开关节点电压发生快速切换时,针对电路内部大寄生电容节点充放电导致输出误翻转的问题,采用交叉耦合方式抑制共模噪声电流传递,实现了较高的噪声抗扰度.另外,采用电压-电流转换技术提高了抗负压能力.基于0.8 μm 600 V高压BCD工艺进行电路设计.仿真结果表明,该电平位移电路平均传输延时为5.62 ns,dV/dt噪声抗扰度为200 V/ns,在6 V电源电压下允许开关节点负压低至-4.5 V.

    GaN半桥驱动电平位移电路高噪声抗扰度

      原文链接:
    • 维普
    • 万方数据

    一种面向SDH应用的低抖动全数字锁相环

    赵雅欣秦浩翔刘川萍何进...
    570-576页
    查看更多>>摘要：为使同步数字体系(Synchronous Digital Hierarchy,SDH)设备获得高质量的时钟信号源,提出了一种使用8 kHz输入时钟信号综合出低抖动9.72 MHz输出时钟信号的全数字锁相环(All-Digital Phase-Locked Loop,ADPLL).该ADPLL使用了一种新型的滤波式鉴相器,通过特定的算法实现了对极低占空比周期信号的相位检测和比较,并结合数控振荡器对输出时钟信号进行调整,使得9.72 M Hz输出时钟信号具备低抖动特性.该设计在Xilinx的Pynq-Z2上进行了验证,测试结果表明,ADPLL锁定范围为7.998 36 kHz～8.001 64 kHz,相应的输出时钟信号范围为9.718 007 4 M Hz～9.721 992 6 M Hz,9.72 M Hz输出时钟信号峰峰值抖动仅为1.6 ns@9.72 MHz,约为0.016UI,远低于ITU-T G.813规范的要求(0.5UI).

    全数字锁相环(ADPLL)滤波式鉴相器低抖动FPGASDH设备时钟

      原文链接:
    • 维普
    • 万方数据

    一种高速高精度电流舵DAC的设计

    唐雨潇蒋颖丹万发雨苏小波...
    577-583页
    查看更多>>摘要：摘 要:针对电流舵DAC高频下因时钟馈通而导致动态性能指标降低的缺点,提出了一种自适应开关限幅单元,通过对摆幅进行限制从而减少了馈通效应,并且结合开关驱动电路改变了栅极控制信号交叉点的位置,降低开关翻转引入的毛刺,提高了无杂散动态范围.采用了CMOS 0.18μm工艺,结合四项开关等其他结构,设计了一种16位1.5 GSPS的电流舵DAC,并对DAC的性能进行了仿真和测试.测试结果表明DAC拥有良好的线性度,在1.5 GSPS采样率和70 M Hz输入频率的情况下,无杂散动态范围(SFDR)为78.59 dB,动态性能良好.

    数模转换器开关限幅四相开关无杂散动态范围

      原文链接:
    • 维普
    • 万方数据

    基于悬浮电源动态放大器的Delta-Sigma调制器

    李海鸥王媛翟江辉奥鹏龙...
    584-589页
    查看更多>>摘要：采用SMIC 180 nm CM OS工艺,设计了一款低功耗3阶3 bit Delta-Sigma调制器(DSM).该调制器工作于半周期相位,积分器采用共源共栅型悬浮电源动态放大器(FIA)结构,该结构能够有效降低电路功耗,通过使用多位量化器提高信噪比,并采用数据加权平均(DWA)技术抑制调制回路中因匹配单元误差引起的非线性失真.调制器工作于2.5 MHz,信号带宽20 kHz,仿真得到,在1.2 V的电源电压下功耗为113 μW,SNR/SNDR为98.77/98 dB.

    模数转换器Delta-Sigma调制器动态放大器悬浮电源动态反相放大器

      原文链接:
    • 维普
    • 万方数据

    一种基于全差分环形放大器的高精度两步SAR ADC设计

    王庆玲辛晓宁任建高从勇...
    590-596页
    查看更多>>摘要：基于0.18μm CMOS工艺,设计了一款18位、采样率为5 MS/s的高精度逐次逼近型模数转换器(SAR ADC).整体电路采取两步法的设计思路,利用全差分环形放大器将前级8位电容分裂型ADC的剩余电压放大后,再由后级10位桥接电容型ADC继续采样和量化,以此实现了高精度的模数转换器.采用了全差分环形放大器,该种放大器有高带宽、高增益和较低功耗的特点,在较低的功耗代价下,全差分环形放大器既有效提高了整体电路的精度,又充分验证两步SAR ADC架构在高精度SAR ADC设计上的可行性.仿真结果表明,在3 V电源电压、5 MS/s采样率下,SAR ADC的有效位数(ENOB)为17.03 bits,功耗为5.12 mW,无杂散动态范围(SFDR)为107.5dB,信噪失真比(SNDR)为 104.3 dB.

    模数转换器两步法电容分裂桥接电容高精度

      原文链接:
    • 维普
    • 万方数据